spContent=本实验课是《电路原理》、《数字电路分析与设计》等课程的后续课程。是面向电类、非电类专业大二年级学生开设的一门专业基础实验课。
本课程旨在巩固和加强数字电路的理论知识；培养学生运用数字电路的分析和设计方法,进行常见逻辑功能的理论设计和实验验证, 培养学生独立的工程实践应用能力，以及解决复杂问题的能力。学生通过《数字电路分析与设计实验》课程的训练和实践，将掌握常用电子仪器的使用，数字电路调试及测试方法，PLD编程语言的应用，开发工具软件的使用等。从简单的门电路入手，循序渐进地掌握以中、小规模集成电路为核心器件的数字电路基本功能模块的设计与应用，以及以FPGA为核心器件的相应功能电路的设计和实现方法。
本实验课是《电路原理》、《数字电路分析与设计》等课程的后续课程。是面向电类、非电类专业大二年级学生开设的一门专业基础实验课。
本课程旨在巩固和加强数字电路的理论知识；培养学生运用数字电路的分析和设计方法,进行常见逻辑功能的理论设计和实验验证, 培养学生独立的工程实践应用能力，以及解决复杂问题的能力。学生通过《数字电路分析与设计实验》课程的训练和实践，将掌握常用电子仪器的使用，数字电路调试及测试方法，PLD编程语言的应用，开发工具软件的使用等。从简单的门电路入手，循序渐进地掌握以中、小规模集成电路为核心器件的数字电路基本功能模块的设计与应用，以及以FPGA为核心器件的相应功能电路的设计和实现方法。
—— 课程团队
课程概述
这门课程中，我们将通过学习和掌握常用电子仪器的使用，PLD编程语言的应用，开发工具软件的使用、数字电路调试及测试方法等，引领大家从简单的门电路入手，循序渐进地掌握以中、小规模集成电路为核心器件的数字电路基本功能模块的设计与应用，以及以FPGA为核心器件的相应功能电路的设计和实现方法。
本课程将带你从一个电路、一次编程、一次测试、一次自主设计开始，迈入数字电路分析与设计的实验大门。
授课目标
巩固和加强数字电路的理论知识；培养学生运用数字电路的分析和设计方法,进行常见逻辑功能的理论设计和实验验证, 培养学生独立的工程实践应用能力，以及解决复杂问题的能力。学生通过《数字电路分析与设计实验》课程的训练和实践，将掌握常用电子仪器的使用，数字电路调试及测试方法，PLD编程语言的应用，开发工具软件的使用等。从简单的门电路入手，循序渐进地掌握以中、小规模集成电路为核心器件的数字电路基本功能模块的设计与应用，以及以FPGA为核心器件的相应功能电路的设计和实现方法。
成绩 要求
本课程采用百分制计分，其中单元作业占30%，单元测验占30%，期末考试占40%；
单元作业为主观题，学生除完成单元作业外，还需要完成为5位同学批改作业的互评任务；
单元测验为客观题；
期末考试由主观题和客观题共同组成，主观题包括仿真题2题，客观题包括10道选择题；
学生总成绩60~84分为合格，85分及以上为优秀；
本课程结束时取得合格及以上成绩的同学，将有资格申请认证证书，申请认证证书需要支付一定的费用。
课程大纲
认识数字电路
课时目标：本次实验是数字电路实验的入门训练。我们从数字电路的基础知识入手，介绍数字电路相关仪器的使用，包括SDZ-2数字实验箱的使用，数字示波器的使用，并进行数字电路实验箱的使用训练和基本门电路的使用训练。
1.1 数字电路基础知识
1.2 SDZ-2 数字电路实验箱
1.3 示波器的使用
1.4 认识门电路
EDA设计入门
课时目标：本次实验是EDA实验的入门训练。通过学习，掌握EDA的基础知识，学会Quartus Prime 17.1的安装方法，以二输入与非门为例，基于电路图描述法和VHBL语言的描述方法，学习custom17.1的简单使用。
2.1 EDA基础
2.2 Quartus Prime 17.1 软件安装和2输入与非门_VDHL简介
2.3 Quartus Prime 17.1 的简单使用——2输入与非门_VHDL
2.4 Quartus Prime 17.1 的简单使用——2输入与非门_sch
组合逻辑电路——全加器
课时目标：本次实验训练一位全加器电路的设计和实现。掌握基于集成门电路的组合逻辑电路设计方法，并在试验箱上进行功能验证；掌握运用原理图输入和VHDL语言进行一位全加器的设计，通过仿真进行逻辑功能的验证。同时介绍了FPGA开发板DE10-Lite的使用，并实现一位全加器的下载和功能验证。
3.1 全加器电路的设计和实现
3.2 DE10-Lite FPGA开发板使用说明
3.3 基于DE10-Lite的VHDL实现一位全加器的下载
EDA（1）——二进制加法器的设计
课时目标：本实验完成串行进位的四位二进制串行加法器的EDA设计；以奇偶判断电路为例，介绍模块化设计方法和元件例化的设计方法；介绍基于DE10-Lite的数码管译码和驱动电路设计；结合四位二进制加法器实现采用数码管显示的加法器功能验证。
4.1 Quartus Prime 17.1 使用——二进制加法器
4.2 Quartus Prime 17.1的8位数奇偶判断电路VHDL_symbol
4.3 Quartus Prime 17.1的8位数奇偶判断电路_LPM和元件例化
4.4基于DE10-Lite的二进制加法器用数码管显示下载
EDA（2）——计数器的设计
课时目标：本实验训练十进制计数器以及N进制计数器的VHDL编程方法，以及基于DE10_Light的十进制计数器方案实现和功能验证。
5.1 Quartus Prime 17.1 使用——10进制计数器
5.2 基于DE10-Lite的10进制计数器下载
5.3 Quartus Prime 17.1 使用——n进制计数器
触发器的应用
课时目标：本次实验基于触发器的基本理论知识，完成触发器的功能验证，功能转换以及单发脉冲发生器的设计和实现，并分别通过实验和EDA设计实现其功能。
6.1 触发器功能转换
6.2 单发脉冲发生器
6.3 Quartus Prime 17.1 使用——JK触发器及应用
6.4 Quartus Prime 17.1 使用——单脉冲发生器
时序逻辑电路的设计
课时目标：本次实验训练用集成触发器设计同步时序逻辑电路的方法。基于十进制计数器以及三相步进电机的时序逻辑电路设计实验。并且训练在Quartus Prime 17.1中通过状态描述实现计数和脉冲分配器功能的方法。
7.1同步时序逻辑电路的设计——10进制计数器
7.2同步时序逻辑电路的设计——三相步进电机
7.3状态描述实现计数和脉冲分配器
中规模集成计数器
课时目标：本次实验训练单片中规模集成计数器的设计和应用。以74LS161为基本芯片，构成十进制加法计数器、双模计数器以及双向计数器并进行功能验证；研究用FPGA完成单片计数器设计的方法。
8.1 74LS161构成10进制计数器
8.2 中规模集成计数器应用——双模计数器
8.3 中规模集成计数器应用——双向计数器
数字钟
课时目标：本次实验训用中规模集成计数器搭建大容量计数器的方法，以基于时、分、秒计数器的数字钟的设计为例，进行大容量计数器的设计训练。
9.1数字钟的构成
9.2数字钟的设计和实现
9.3 脉冲分配器和数字钟的VHDL参考实现
数字系统进阶
课时目标：本次实验是数字电路设计的进阶训练，以步进电机控制器的FPGA设计为例，训练数字系统的EDA综合设计方法
展开全部
预备知识
参考资料
电子技术基础实验教程 第三版，阮秉涛主编，高等教育出版社
电路分析与电子技术基础（III）——数字电路分析与设计 林平主编 高等教育出版社
浙公网安备 33010802012594号
