本课程是电子信息类专业的必修课程。课程内容主要包括：可编程逻辑器件结构和原理、可编程逻辑器件开发平台应用、硬件描述语言（Verilog HDL）基础、基础数字逻辑设计与验证、较复杂数字系统设计与验证。通过本课程学习，学习者掌握可编程逻辑器件开发技术，硬件描述语言的编程方法，电路模块及测试模块的设计方法，培养学习者具备应用EDA工具进行较复杂数字电路系统设计与验证的创新设计思维，以及对较复杂数字逻辑电路/系统建模、综合、仿真、验证的创新设计能力和工程实践能力。

本课程项目实例采用Quartus II/prime、Modelsim软件开发设计。

知识目标：

（1）掌握FPGA内部结构与工作原理；

（2）掌握Verilog HDL语言常用语法；

（3）掌握基于FPGA常用组件开发方法；

（4）掌握基于FPGA数字系统设计方法。

技能目标：

（1）能在Quartus II/Prime开发环境下完成FPGA应用开发设计流程；

（2）能使用Modelsim软件对FPGA应用设计进行仿真；

（3）能对FPGA应用设计进行软硬件综合调试。

素质目标：

（1）培养学生爱国主义情怀，为实现科技强国而努力的自信心和自驱力；

（2）培养学生自主学习与创新能力；

（3）培养团队合作精神以及安全意识；

（4）培养认真负责的工作态度。

模拟、数字电路基础

[1]王静霞.FPGA/CPLD应用技术（Verilog语言版）第2版.电子工业出版社.2014.7

[2]夏宇闻等译.Verilog HDL数字设计与综合.电子工业出版社.2015.8

[3]罗杰.Verilog HDL与FPGA数字系统设计.机械工业出版社.2018.8