信息技术在当今社会发挥着越来越重要的作用，CPU作为核心技术之一，它的结构原理是从业人员必备的专业基础知识。同学们真正学懂CPU是怎么执行指令的，将为他们今后在软件、芯片、高性能计算等领域的进一步学习打下基础。

课程以行业最新的且极具发展潜力的开放RISC-V为CPU设计的目标，从基本的逻辑电路设计开始，逐步构成计算机部件，最终汇聚为CPU。通过课程的学习和训练，基本掌握使用用于FPGA逻辑电路设计的工业设计软件，并了解设计优化方法；基本掌握Verilog/SystemVerilog硬件描述语言，能够用硬件描述语言设计逻辑电路和计算机部件，从设计的角度深刻理解CPU硬件结构和指令系统之间的内在联系；同学完成设计挑战的同时，了解了计算机硬件行业生态，提升了动手能力和分析问题、解决问题的能力，培养了想象力和创新意识。

本课程采用“范例-任务”教学法，每一个实验项目都经过精心的设计，先给出一个参考范例，再布置一个相关的设计任务，配合视频讲解和演示；实验项目之间环环相扣、循序渐进，从最简单的门电路开始，逐步完成运算器、控制器等计算机核心部件，尝试流水线设计，最后造出一台朴实完整的模型计算机，在该模型计算机上调试指令的执行，一步步、手把手地帮助同学像搭积木一样逐渐完成CPU设计。

课程使用基于真实实验板的远程FPGA实验平台，同学在线上可以获得真实设备的实验数据，可以根据设计需要定制实验操作界面，这套教学实验平台的搭建是我们多年来持续思考与实践的成果，与慕课平台配合，能够实现完全线上的硬件实验。

Q :  本课程是完全线上的吗？

A :  本课程的所有教学资料（实验指导、实验材料、辅导视频等）均在慕课平台上，实验在远程FPGA实验平台完成，从这个意义上说，是可以完全线上的。但是，在江苏大学教务系统选课的同学仍然需要去机房上机，主要功能是辅导答疑和现场检查完成情况，对这部分同学来说，是线上线下混合的。

Q :  没有教材吗？

A :  没有纸质教材。实验指导等资料均在慕课平台发布。Verilog和SystemVerilog部分可以自己找参考书，本课程第1周的资料中也提供了一本简明教程。