课程目标是通过本课程及其它相关课程的学习,使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想,掌握常用EDA开发软件,理解FPGA、ASIC电路的基本概念;熟练掌握利用quartus II 软件设计常用电路的方法,Verilog HDL/VHDL语言的数字系统EDA设计基本方法与流程,学会以 Quratus II为代表的EDA工具及配套FPGA硬件开发系统的使用,初步具备独立设计实现较复杂数字电路与系统的能力。
序号 | 考核方式 | 考核标准 | 权重 |
1 | 单元测试 | 每一章在线测试题 | 5% |
2 | 课程讨论 | 在线答疑、讨论 | 5% |
3 | 单元作业 | 每一章作业 | 5% |
4 | 实验 | 32学时的线下实验 | 30% |
5 | 考试 | 期末考试 | 55% |
合计 | 100% | ||
使用教材:
科学出版社 《EDA技术实用教程——Verilog HDL版》(第6版),书号9787030585592,作者:黄继业,潘松编著。