本课程是电子信息类专业的必修课程。课程内容主要包括:可编程逻辑器件结构和原理、可编程逻辑器件开发平台应用、硬件描述语言(Verilog HDL)基础、基础数字逻辑设计与验证、较复杂数字系统设计与验证。通过本课程学习,学习者掌握可编程逻辑器件开发技术,硬件描述语言的编程方法,电路模块及测试模块的设计方法,培养学习者具备应用EDA工具进行较复杂数字电路系统设计与验证的创新设计思维,以及对较复杂数字逻辑电路/系统建模、综合、仿真、验证的创新设计能力和工程实践能力。
本课程项目实例采用Quartus II、Modelsim软件开发设计。
模拟、数字电路基础
本课程采用百分制评价,评价权重分配:
单元测验:权重30% 客观题型,每章都有单元测验,在章节学习结束后完成,每章测验有3次机会,取最高分计入总评。
综合测试:权重60% 题型以客观题为主。
课程讨论:权重 10% 按“课堂讨论区”发表讨论主题、回复数量评价,10次以上为本项成绩满分。
[1]王静霞.FPGA/CPLD应用技术(Verilog语言版)第2版.电子工业出版社.2014.7
[2]夏宇闻等译.Verilog HDL数字设计与综合.电子工业出版社.2015.8
[3]罗杰.Verilog HDL与FPGA数字系统设计.机械工业出版社.2018.8